⑩日本国特許庁(JP)

⑩特許出願公開

®公開特許公報(A) 平3-173471

@int.Cl. 5

織別記号

庁内整理番号

❸公關 平成3年(1991)7月26

27/118 H 01 L H 05 K

6921-5E 8225-5F D

H 01 L 21/82

M 審査請求 未請求 請求項の数 1 (金4頁

の発明の名称

マスタスライス方式LSIの配線構造

頌 平1-312541 創持

顋 平1(1989)12月1日 ②出

②発

多和田 茂芳 東京都港区芝5丁目33番1号 日本電気株式会社内

岩 暝 ή.

绫

石川県石川郡磐来町安養寺1番地 北陸日本電気ソフト

エア株式会社内

日本電気株式会社 砂出 顋 人

勿出 願 北陸日本電気ソフトウ

東京都港区芝5丁目7番1号 石川県石川郡鶴来町安養寺 1 番地

工厂株式会社

弁理士 河原 THED. 理

純一

1. 発別の名称

マスタスライス方式しらしの配縁構造

2. 特許請求の範囲

型直方向および水平方向の配線格子が定義され 大切」の配線層および第2の配線層と、

これら第1の配線圏および第2の配線層に定義 された亜直方向および水平方向の配線格子の多格 予点の対角を結ぶ解めの配譲指子が定義された第 3 の記録はと

を打することを特徴とするマスタスライス方式 L5:の配線構造。

3. 発明の詳細な説別

(産業上の利用分野)

本美明はマスクスライス方式し5 「の配線構造 に関し、弊に配線工程以前のマスクを共通とし配 謀に関するマスクのみを品雄ごとに設計製作して J.S1を作品するマスタスライス方式LSIの例

健療、この種のマスタスライス方式LSIの配 線構造では、すべての配線層の配線格子が改直方 例および水平方向に定義されていた(参考文献: 『偏瑾波遣のCAD』,惟明処理学会,昭和56 年3月20日発行》。

いま、無2図に示すように、単型方向指子脳隔 および水平方向稳子間隔をともに4としたときに 鼠線ネットの幽子し1および端子 に2間の配線長 が高速動作を必要とするレSIの遅延時間等の制 物を満足するために 8 d 以内であるという 断跟が ある場合を例にとって説別すると、幾子ししだよ が端子しる同を結ぶ道紋の角度が自覚されば30 皮に近いものから順に第1の記録图!および第2 の配線際2を用いて配線する配線処理を行った箱 果、第3関に示すように、配線機器10しと配路 超弱102とによって端子11および端子12間 の記録が迂回させられ、配線長!24の配線経路 281が得られたときに、従来のマスタスライス

特別平3~173471(2)

設経路(11日よび112を得ることにより、初 限を調たす配額長8dの配級経路211を得ていた。

(発明が解決しようとする課題)

上述した従来のマスタスライス方式しSIの配線構造では、高速動作を必要とするしSIの銀匠時間等の割約を選足するために設定された配線是に制限がある配線ネットの配線において配線処理設にその制限が終れされなかった場合に、制限を流たすようにするために他の配線を移動させて配線の修正を行う必要があったので、配線の修正に多大な工数を関するという欠東がある。

また、配線の核正を行っても配線員の別限を納 たすことができなかった場合には、ブロックの配 変統正等を行って記線処理をやり直す必要があり、 さらに処理時間が増火するという欠点がある。

本党明の目的は、上述の点に能み、第1の配線 語および第2の配線器に定義された垂直方向および水平方向の配線格子の各格子点の対角を結ぶ数 めの配線格子が定義された第3個の影論器を利用

次に、本党所について図例を参照して詳細に説明する。

第1回は、本強例の一実施例に係るマスタスライス方式も51の配線構造を示す図である。本実施例のマスクスライス方式し51の配線構造は、 垂直方向および水平方向の配線格子が定義された 第1の配線層1および第2の配線層2と、第1の 配線图1および第2の配線層2と、第1の 配線图1および第2の配線層2と、第1の 配線图1および第2の配線層2に連発された処態 方向および水平方向の配線格子の各稿子点の試験 を結め4の配線格子が定義された場3の配線層 3とから構成されている。

次に、このように縁成された本実施術のマスタ . スライス方式もSIの配領構造における配振過程 について、第2個~群4回老参照しながら異称的 に説明する。

第2回に共すように、投資方向格予開格および水平方向格予開格をともに d としたときに埋線ホットの流子 (1 対よび端子 (2 隣の配線長が高速動作を必要とする L S I の返延時間等の測りを構足するために 8 4 以内であるという測度がある場

home//www.6 indl inc ac in/NSAPITMP/weh603/20031106062031675434.gif

して、他の配額を移動したりブコックの配置位置を変更したりすることなしに、比較的容易に起線 長の網盤を行うことができるマスタスライス方式 LSIの配額構造を提供することにある。

(課題を解決するための手段)

本発明のマスクスライス方式し31の配機構造 は、垂直方向および水平方向の配機格子が定義さ れた第1の能線器および第2の配線器と、これら 第1の配線器および第2の配線器に定義された重 直方向および水平方向の配線格子の多格子点の対 角を結ぶ終めの配線格子が定義された第3の配線 層と右右する。

【作用】

本発明のマスクスライス方式しちしの配線構造では、第1の配線層をよび第2の配線圏に進直方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に意義された至直方向および水平方向の配線格子の各格子点の対角を結ぶ斜めの配線格子が定数される。

(実施例)

自を例にとって説明すると、漢字(1 および漢字)・2 間を結ぶ直線の角度かり度または90 度に近いものから時に第1の配線回1 および第2 の配線 第2を用いて記録する配線処理を行った結果、第3回に示すように、配線経路102とによって第字(1 および漢字 1 2 間の配線が近回させられ、配線長126の配線では3 間のたたとをに、業4 四に示すように、配線経路101 および 10 2 を発正せずに、端子11 および漢子・2の位置に第1の配線 1 および 2 3 2 を穿送し、端子11 および 第子12 間を第3の配線 5 5 を用いて斜めの配級を行うことにより、側

$$a = \sqrt{(4d)^2 + (4d)^2}$$

= 4 \ 2 d

の配線経路221を得ることができる。

(発明の幼果)

段を増たす配線長

以上説明したように太楽明は、高速動作を必要 とするLSIの遅延時間等の制約を構足するため

11/5/03

持開平3-173471 (**3**)

に設定された配設長の特限に対して第1の配譲類および第2の配譲層を用いて配線処理を行った後に制限を流たしていない配線を制限を満たすようにするために第3層の配銀層を利用することにより、他の配題を移動したりブロックの配置位置を変更したりすることなしに、比較的容易に配額員の問題を行うことができる領景がある。

4. 図面の簡単な説明

第1回は本発明の一変遊析に係るマスタスライス方式しSIの配線構造を示す図、

第2 図は配数ネットの端子ペアの一例を示す図、 第3 図は第1 の配料商および第2 の配線原を用 いた配料処理接口配線例を示す図、

第4回は第3の配線箱を用いて人事体正を行っ た後の配線筋を示す値。

第5回は第1の配線をおよび第2の配線器を用いて人手器正を行った後の配線例を示す図である。 図において、


1・・・野1の配線面、

2・・・第2の転線層、

3 · · · 第3 の配線階、 i 0 l , 10 2 . 2 2 l · 於料経路、 2 3 l , 2 3 2 · スルーホール、 t 1 . 6 2 · 偏子である。


特許出限人 日 本 電 気 株 弐 会 社 北陸日本電気ソフトウェア株式会社 作 間 1 会 間 4 一

第 1 図



- 十一 : 第1の仮線層かよび第2の配象層が 定務された配線器子


> . 2 23 の配納格と現代された配額省子



第 2 2

特開平3-173471 (4)


练3器



第1の記線層の線子

第1の組織局が4び第2の配級層間のスルーホール


部1の配額値の配線パターン 第2の配線膜の配線パターン 第 4 図



。 第1の配額源シェび第3の配額展開のメルーホール

。 第3の配数等の配数パターン

第5回



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

H01L 27/118

H05K 3/00

(21) Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22)Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected, and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Sp cificati n

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Att mpts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(4 d)^2 + (4 d)^2}$$
 $= 4\sqrt{2} d$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer

101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants


NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney


Figure 1



. Wiring lattice defined in first wiring layer and second wiring layer

: Wiring lattice defined in third wiring layer

Figure 2







Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.

